

# PAN3020 产品说明书

## 低成本高性能 Sub-1G 无线收发芯片

### 概述

PAN3020是一款工作在1GHz以下的多个频段,如315MHz / 433MHz / 868MHz / 915MHz (后称为315频段、433频段、868频段和915频段)等通用ISM频段的,单片无线收发芯片。该芯片集成射频收发器、频率综合器、晶体振荡器、调制解调器等功能模块,并且支持一对多组网和带ACK的通信模式。发射输出功率、工作频道以及通信数据率均可配置。


### 主要特性

1. 支持1GHz以下的多个频段。
2. 支持40Kbps、80Kbps、200Kbps和400Kbps四种通信数据率。
3. 最大发射输出功率20dBm ; 433频段的40Kbps的接收灵敏度-112dBm。

### 其它特性

支持 FEC 功能	支持连续发射模式
SPI 接口速率最高支持 8Mbps	GFSK 通信方式
支持最大数据长度为 32/64 字节	SOP16 封装
支持 16MHz 晶振±10ppm	工作电压支持 2.2~3.3V
数据扰码	数据自动校验
自带温度检测功能	支持自动应答及自动重传

### 应用方案



版本	修订时间	更新内容	相关文档
V1.5	2016. 06	新增 QFN20 封装形式	《02_PAN3020 硬件设计和调试参考》 《03_PAN3020 软件设计和调试参考》 《04_PAN3020_RFdemo》 《05_PAN3020_SampleCode》 《06_PN3020 各频段软件配置和硬件匹配区别说明》

## 目录

1 命名规则.....	4
1.1 PAN3020 命名规则 .....	4
1.2 PAN3020 系列产品选择 .....	4
2 电气特性.....	4
2.1 主要电特性 .....	4
2.2 极限最大额定值 .....	4
3 引脚定义.....	6
4 工作模式.....	8
4.1 工作模式切换 .....	8
4.2 休眠模式 .....	9
4.3 待机模式-I.....	9
4.4 待机模式-II.....	9
4.5 接收模式 .....	10
4.6 发射模式 .....	10
4.7 连续发射模式 .....	10
5 数据包格式.....	11
5.1 DATA FIFO 结构.....	11
5.2 普通模式的数据包形式 .....	11

5.3 增强模式的数据包形式 .....	12
5.4 增强模式的 ACK 包形式 .....	12
6 通信模式 .....	13
6.1 普通模式 .....	14
6.2 增强模式 .....	14
6.3 增强发送模式 .....	15
6.4 增强接收模式 .....	17
6.5 增强模式下的数据包识别 .....	18
6.6 增强模式下的 PTX 和 PRX 的时序图 .....	18
6.7 增强模式下的接收端一对多通信 .....	19
6.8 中断引脚 .....	21
7 SPI 控制接口 .....	22
7.1 SPI 接口 .....	22
7.2 SPI 时序 .....	22
7.3 4 线 SPI 读操作 .....	23
7.4 4 线 SPI 写操作 .....	23
7.5 SPI 指令格式 .....	24
8 控制寄存器 .....	26
9 射频参数设定 .....	46
9.1 频率设定 .....	46
9.2 功率设定 .....	46
9.3 内部时钟输出设定 .....	46
9.4 晶振的芯片内部电容设定 .....	46
10 典型应用电路 .....	48
11 封装尺寸 .....	50
12 联系方式 .....	52

## 1 命名规则

### 1.1 PAN3020 命名规则




图2 PAN3020系列芯片命名规则

### 1.2 PAN3020 系列产品选择

表1.1 PAN3020系列产品选择

产品型号	芯片版本	封装形式
PAN3020BV	B	V
PAN3020BL	B	L

## 2 电气特性

### 2.1 主要电特性

表2.1 主要电特性

特 性	条件(除另有规定外, VCC = 3V±5%, TA=25°C)	参 数 值			单 位
		最 小	典 型	最 大	
<i>ICC</i>	休眠模式		2		uA
	待机模式 I		50		uA
	待机模式 II		750		uA
	发射模式 (1dBm)		20		mA
	发射模式 (8dBm)		30		mA
	发射模式 (15dBm)		50		mA
	发射模式 (20dBm)		85		mA
	接收模式 (DR=400Kbps)		18	18.5	mA

	接收模式 (DR=200Kbps)		18	18.5	mA
	接收模式(DR=80Kbps)		18	18.5	mA
	接收模式(DR=40Kbps)		18	18.5	mA
系统指标					
$f_{OP}$	工作频率 ( 315 频段 )	270		360	MHz
	工作频率 ( 433 频段 )	400		550	MHz
	工作频率 ( 868/915 频段 )	800		1100	MHz
$PLL_{res}$	锁相环频率步径		20		KHz
$f_{XTAL}$	晶振频率		16		MHz
$DR$	码率		40		Kbps
			80		Kbps
			200		Kbps
			400		Kbps
$\Delta f$	调制频偏@40Kbps		20		KHz
	调制频偏@80Kbps		40		KHz
	调制频偏@200Kbps		100		KHz
	调制频偏@400Kbps		200		KHz
$FCH$	频道间隔@40Kbps		120		KHz
	频道间隔@80Kbps		240		KHz
	频道间隔@200Kbps		600		KHz
	频道间隔@400Kbps		1200		KHz
发射模式指标					
$PRF$	典型输出功率		15		dBm
$PRFC$	输出功率范围 ( 315/433 频段 )	-70		20	dBm
	输出功率范围 ( 868/915 频段 )	-70		15	dBm
$PBW$	载波调制的 20dB 带宽 ( 40Kbps )		80		KHz
	载波调制的 20dB 带宽 ( 80Kbps )		160		KHz
	载波调制的 20dB 带宽 ( 200Kbps )		400		KHz
	载波调制的 20dB 带宽 ( 400Kbps )		800		KHz
接收模式指标					
$RX_{max}$	误码率<0.1%时的最大接收幅度		0		dBm
$RXSENS$	接收灵敏度 ( 0.1%BER , DR=40Kbps , $\Delta f = \pm 20\text{KHz}$ , @433 频段 )		-112		dBm
	接收灵敏度 ( 0.1%BER , DR=80Kbps , $\Delta f = \pm 40\text{KHz}$ ,		-109		dBm

	@433 频段 )			
	接收灵敏度 ( 0.1%BER , DR=200Kbps , $\Delta f = \pm 100\text{KHz}$ , @433 频段 )		-106	dBm
	接收灵敏度 ( 0.1%BER , DR=400Kbps , $\Delta f = \pm 200\text{KHz}$ , @433 频段 )		-103	dBm
	接收灵敏度 ( 0.1%BER , DR=40Kbps , $\Delta f = \pm 20\text{KHz}$ , @315 频段 )		-112	dBm
	接收灵敏度 ( 0.1%BER , DR=80Kbps , $\Delta f = \pm 40\text{KHz}$ , @315 频段 )		-109	dBm
	接收灵敏度 ( 0.1%BER , DR=200Kbps , $\Delta f = \pm 100\text{KHz}$ , @315 频段 )		-106	dBm
	接收灵敏度 ( 0.1%BER , DR=400Kbps , $\Delta f = \pm 200\text{KHz}$ , @315 频段 )		-103	dBm
	接收灵敏度 ( 0.1%BER , DR=40Kbps , $\Delta f = \pm 20\text{KHz}$ , @868 频段 )		-107	dBm
	接收灵敏度 ( 0.1%BER , DR=80Kbps , $\Delta f = \pm 40\text{KHz}$ , @868 频段 )		-104	dBm
	接收灵敏度 ( 0.1%BER , DR=200Kbps , $\Delta f = \pm 100\text{KHz}$ , @868 频段 )		-101	dBm
	接收灵敏度 ( 0.1%BER , DR=400Kbps , $\Delta f = \pm 200\text{KHz}$ , @868 频段 )		-98	dBm
	接收灵敏度 ( 0.1%BER , DR=40Kbps , $\Delta f = \pm 20\text{KHz}$ , @915 频段 )		-107	dBm
	接收灵敏度 ( 0.1%BER , DR=80Kbps , $\Delta f = \pm 40\text{KHz}$ , @915 频段 )		-104	dBm

	接收灵敏度 ( 0.1%BER , DR=200Kbps , $\Delta f = \pm 100\text{KHz}$ , @915 频段 )		-101		dBm
	接收灵敏度 ( 0.1%BER , DR=400Kbps , $\Delta f = \pm 200\text{KHz}$ , @915 频段 )		-98		dBm
$C/I_{CO}$	同频的通道选择性@40Kbps		13		dBc
$C/I_{1ST}$	第 1 相邻道选择性@40Kbps		-21		dBc
$C/I_{2ND}$	第 2 相邻道选择性@40Kbps		-35		dBc
$C/I_{3RD}$	第 3 相邻道选择性@40Kbps		-43		dBc
$C/I_{CO}$	同频的通道选择性@80Kbps		13		dBc
$C/I_{1ST}$	第 1 相邻道选择性@80Kbps		-20		dBc
$C/I_{2ND}$	第 2 相邻道选择性@80Kbps		-33		dBc
$C/I_{3RD}$	第 3 相邻道选择性@80Kbps		-42		dBc
<i>BLOCK</i>	偏离 1MHz 阻塞@40Kbps		-53		dBc
	偏离 4MHz 阻塞@40Kbps		-57		dBc
	偏离 8MHz 阻塞@40Kbps		-65		dBc
<i>IR</i>	镜像抑制		-30		dBc
操作条件					
<i>VDD</i>	供电电压	2.2	3	3.3	V
<i>VSS</i>	芯片地		0		V
$V_{OH}$	高电平输出电压	VDD-0.3		VDD	V
$V_{OL}$	低电平输出电压	VSS		VSS+0.3	V
$V_{IH}$	高电平输入电压	VDD-0.3		VDD	V
$V_{IL}$	低电平输入电压	VSS		VSS+0.3	V

## 2.2 极限最大额定值

表2.2 PAN3020极限最大额定值

特性	条件	参数值			单位
		最小	典型	最大	
最大额定值					
$V_{DD}$	供电电压	-0.3		3.6	V
$V_I$	输入电压	-0.3		5	V
$V_O$	输出电压	VSS		VDD	
<i>Pd</i>	总功耗 ( $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$ )			400	mW

$T_{OP}$	工作温度	-40		125	°C
$T_{STG}$	存储温度	-40		140	°C

\* 注意：使用中强行超过一项或多项极限最大额定值会导致器件永久性损坏。

\* 小心：静电敏感器件，操作时遵守防护规则。



### 3 引脚定义




图3.1 PAN3020BV引脚功能图

表3.1 引脚功能说明

引出端序号	符号	功能	引出端序号	符号	功能
1	MISO	SPI 数据输出信号	9	ANTN	射频输入
2	IRQ	中断信号	10	ANTP	射频输入
3	VDD	电源输入	11	VDD1	电源输入
4	AIO	模拟信号输入输出	12	DVDD	内部电压输出
5	XC1	晶振输入	13	VSS1	地
6	XC2	晶振输出	14	CSN	SPI 片选信号
7	TX	射频输出	15	SCK	SPI 时钟信号
8	VSS2	地	16	MOSI	SPI 数据输入信号




图3.2 PAN3020BL引脚功能图

表3.2 引脚功能说明

引出端 序号	符号	功能	引出端 序号	符号	功能
1	CSN	SPI 片选信号	11	PA_GND	地
2	SCK	SPI 时钟信号	12	TX	射频输出
3	MOSI	SPI 数据输入信号	13	VSS2	地
4	MISO	SPI 数据输出信号	14	ANTN	射频输入
5	IRQ	中断信号	15	ANTP	射频输入
6	VDD1	电源输入	16	VDD2	电源输入
7	VSS3	地	17	DVDD	内部电压输出
8	AIO	模拟信号输入输出	18	VSS1	地
9	XC1	晶振输入	19	DIG_VSS	地
10	XC2	晶振输出	20	CE	模式片选信号

## 4 工作模式

### 4.1 工作模式切换

本章描述PAN3020芯片的各种工作模式，以及用于控制芯片进入各工作模式的方法。

PAN3020芯片自带状态机受控于芯片内部寄存器的配置值和外部引脚信号。

图 4.1 是 PAN3020 工作状态图，表示 6 种工作模式之间的跳变。PAN3020 在 VDD 大于 2.2V 才开始正常工作。即使进入休眠模式，MCU 还是可以通过 SPI 发送配置命令及 CE 管脚使芯片进入其它状态。




图 4.1 工作状态图

PAN3020 有 6 种工作模式，休眠模式 (PWR\_DN)，待机模式-I (STB1)，待机模式-II (STB2)，接收模式 (RX)，发送模式 (TX) 和连续发送模式 (FastTX)。

表4.1 工作模式设定

状态名	PWR_DN	STB1	STB2	RX	TX	FastTX
控制信号						
PWR_UP	0	1	1	1	1	1
CE	0	0	1	1	1	1
PRIM_RX	X	X	0	1	0	0
FAST_MODE	X	X	X	X	0	1
功能描述						
SPI操作	√	√	√	√	√	√
保存reg值	√	√	√	√	√	√
晶振起振	X	√	√	√	√	√
晶振输出	X	X	√	√	√	√
电源管理模块使能	X	X	√	√	√	√
发射模块使能	X	X	X	X	√	√
接收模块使能	X	X	X	√	X	X

## 4.2 休眠模式

在休眠模式下，PAN3020 所有功能关闭，保持电流消耗最小。进入休眠模式后，PAN3020 停止工作，但寄存器内容保持不变。休眠模式由寄存器中 PWR\_UP 位控制。

## 4.3 待机模式-I

在待机模式-I下，芯片维持晶振振荡但不输出给其它模块，其余功能模块均关闭，消耗电流较小。在休眠模式下，通过配置寄存器PWR\_UP的值为1，芯片即可进入待机模式-I。而处于发射或接收模式时，可以通过配置CE和EN\_PM控制信号为0，芯片返回到待机模式-I。

## 4.4 待机模式-II

发送端TX FIFO寄存器为空并且CE引脚置1，进入待机模式-II（待机模式-II通常可以理解为预备发射模式）。此时，晶振有较强的输出驱动能力且芯片的电源管理模块开启。待机模式-II下，如果有数据包送入TX FIFO，此时芯片内部锁相环立刻启动工作并且经过一段锁

相环的锁定时间后，发射机将数据包发射出去。

## 4.5 接收模式

当PWR\_UP、PRIM-RX、EN\_PM、CE置1时，进入接收模式。

在RX模式下，射频部分接收从天线来的信号，将其放大、下变频、滤波和解调，根据地址、校验码、数据长度等，判断是否收包有效，有效收包上传RX FIFO，上报中断。如果RX FIFO是满的，接收的数据包就会被丢弃。

## 4.6 发射模式

当PWR\_UP、EN\_PM置1，PRIM-RX置0，CE引脚有置1动作，且TX FIFO中存在有效数据，进入发射模式。

PAN3020在数据包发送完之前都会保持在发送模式。发送完成后，返回到待机模式。在发射方式，数据包是单包发送的。

## 4.7 连续发射模式

当PWR\_UP置1、CE引脚有置1脉冲(从0置1并维持20us以上,再置0)、PRIM-RX置0、FAST\_MODE置1且TX FIFO中存在有效数据，进入连续发射模式。

PAN3020进入连续发射模式时，只要TX FIFO中有数据，就会保持在发送状态，持续一包一包地发送数据；要返回到待机模式-I，MCU要通过SPI让FAST\_MODE置0。

## 5 数据包格式

### 5.1 DATA FIFO 结构




图 5 FIFO 框图

PAN3020芯片搭配MCU来共同完成通信功能。链路层，如数据组帧、校验、地址判断、数据白化的扰码、数据重传和ACK响应等处理是由芯片内部完成的，无需MCU参与。

PAN3020芯片可配置为二个不同的RX FIFO 寄存器（32字节）或者一个RX FIFO寄存器（64字节）（6个接收通道共享）、二个不同的TX FIFO 寄存器（32字节）或者一个TX FIFO寄存器（64字节）。在休眠模式和待机模式下，MCU可以访问FIFO寄存器。

PAN3020芯片在发送模式下通过W\_TX\_PAYLOAD和W\_TX\_PAYLOAD\_NO\_ACK指令来写TX\_FIFO。产生TX\_DS或MAX\_RT中断，在TX\_FIFO中的这包数据会被清除。在接收模式下通过R\_RX\_PAYLOAD指令读取RX\_FIFO中的payload，R\_RX\_PL\_WID指令读取payload的长度。FIFO\_STATUS寄存器指示FIFO的状态。

### 5.2 普通模式的数据包形式

普通模式的数据包格式如表5.1所示，组帧方式 I。

表5.1 普通模式的数据包形式

前导码 (3字节)	地址 (3~5字节)	数据 (1~32/64字节)	CRC校验 (0/1/2字节)
--------------	---------------	-------------------	--------------------

表 5.1 中地址和数据部分可以选择扰码方式，根据使能/关闭扰码配置位。

### 5.3 增强模式的数据包形式

增强模式的数据包格式如表 5.2 所示，组帧方式 II。

表5.2 增强模式的数据包形式

前导码 (3字节)	地址 (3~5字节)	标识 (10bit)			数据 (0~32/64字节)	CRC校验 (0/1/2字节)
		数据长度标识 (7bit)	PID标识 (2bit)	NO_ACK标识 (1bit)		

表 5.2 中地址、标识和数据部分可以选择扰码方式，根据使能/关闭扰码配置位。

### 5.4 增强模式的 ACK 包形式

增强模式的 ACK 包格式如表 5.3 所示，组帧方式 III。

表5.3 增强模式的数据包形式

前导码 (3字节)	地址 (3~5字节)	标识 (10bit)			CRC校验 (0/1/2字节)
		数据长度标识 (7bit)	PID标识 (2bit)	NO_ACK标识 (1bit)	

表 5.3 中地址和标识部分需要选择与 PTX 相同的使能/关闭扰码方式。

## 6 通信模式

PAN3020 芯片主要有二种数据通信模式：

- ◆ 不带自动重传不带ACK的通信模式（后简称为普通模式），发射端可以使用命令有 W\_TX\_PAYLOAD, REUSE\_TX\_PL等，连续发送模式属于普通模式；
- ◆ 带自动重传带ACK的通信模式（后简称为增强模式），发射端可以使用命令有 W\_TX\_PAYLOAD, W\_TX\_PAYLOAD\_NOACK, REUSE\_TX\_PL等；接收端可以使用命令有W\_ACK\_PAYLOAD等；

表6.1 普通模式

通信名称	普通模式	
通信方	PTX	PRX
特点	单向发送	单向接收
发送数据的组帧方式	I	无
开启REUSE_TX_PL命令	重复发送前一包数据	无

表6.2 增强模式

通信名称	增强模式	
通信方	PTX	PRX
特点	发送数据后，等待接收ACK	接收数据后，回发送ACK
发送数据的组帧方式	发送数据组帧方式II	回发送ACK组帧方式III
PTX使用REUSE_TX_PL命令	重复发送前一包数据	每收到一包，回发送ACK
PTX使用W_TX_PAYLOAD命令	发送数据后，等待接收ACK	接收数据后，回发送ACK
PRX使用W_ACK_PAYLOAD命令	PAYLOAD	PAYLOAD，组帧方式II



PTX使用 W_TX_PAYLOAD_NO ACK命令	发送一次数据,不等ACK,组 帧方式II	接收数据,不回ACK
-----------------------------------	-------------------------	------------

## 6.1 普通模式

普通模式下,发送端从TX FIFO寄存器中取出数据并且发送,发送完成后上报中断(中断需要清除),同时TX FIFO寄存器清除该数据(TX FIFO需要清空);接收端接收到有效的地址和数据时上报中断通知MCU,随后MCU可将该数据从RX FIFO寄存器中读出(TX FIFO和RX FIFO需要清空,中断需要清除)。

普通模式,(0X01)EN\_AA寄存器置0X00,(0X04)SETUP\_RETR寄存器置0X00,(0X1C)DYNPD寄存器置0X00,(0X1D)FEATURE寄存器的低3 bit置000。

## 6.2 增强模式

增强模式下,把主动发起通信的一方称为PTX(主发端),把接收数据并响应的一方称为PRX(主收端)。PTX发出数据后等待应答信号,PRX接收到有效数据后回应答信号。PTX规定时间内未收到应答信号,自动重新发送数据。自动重传和自动应答功能为PAN3020芯片自带,无需MCU参与。

PTX在发送数据后自动转到接收模式等待应答信号。如果没有在规定时间内收到正确的应答信号,PTX将重发相同的数据包,直到收到应答信号,或传输次数超过ARC的值(SETUP\_RETR寄存器)产生MAX\_RT中断。PTX收到应答信号,即认为数据已经发送成功(PRX收到有效数据),清除TX FIFO中的数据并产生TX\_DS中断(TX FIFO和RX FIFO需要清空,中断需要清除)。

PRX每次收到一包有效数据都会回ACK应答信号,该数据如果为新数据(PID值与上一包数据不同)保存到RX FIFO,否则就丢弃。

增强模式,需要保证PTX的TX地址(TX\_ADDR)、通道0的RX地址(如RX\_ADDR\_P0),以及PRX的RX地址(如RX\_ADDR\_P5)三者相同。例:在图5中,PTX5对应PRX的数据通道5,地址设置如下:

PTX5 : TX\_ADDR=0xC2C3C4C5C1

PTX5 : RX\_ADDR\_P0=0xC2C3C4C5C1

RX : RX\_ADDR\_P5=0xC2C3C4C5C1

增强模式有如下特征：

- ◆ 减少MCU的控制，简化软件操作；
- ◆ 抗干扰能力强，减少无线传输中因瞬间同频干扰造成的丢包，更易开发跳频算法；
- ◆ 重传过程中，减少MCU通过SPI接口的每次写入待发送数据的操作时间。

## 6.3 增强发送模式

1、CE置0，CONFIG寄存器的PRIM\_RX位先置0。

2、当发送数据时，发送地址（TX\_ADDR）和有效数据（TX\_PLD）通过SPI接口按字节写入地址寄存器和TX FIFO。CSN引脚为低时，数据写入，CSN引脚再次为高，数据完成写入。

3、CE从0置1，启动发射（CE至少持续置1在30us以上，该操作生效）。

4、自动应答模式下（SETUP\_RETR寄存器置不为0，ENAA\_P0 = 1），PTX发送完数据后立即自动将通道0切换到接收模式等待应答信号。如果在有效应答时间范围内收到ACK应答信号，则认为数据发送成功，状态寄存器的TX\_DS位置1并自动清除TX FIFO中的数据。如果在设定时间范围内没有接收到应答信号，则自动重传数据。

5、如果自动传输计数器（ARC\_CNT）溢出（超过了设定值），则状态寄存器的MAX\_RT位置1，不清除TX FIFO中的数据。当MAX\_RT或TX\_DS为1时，IRQ引脚产生低电平中断（需要使能相应中断）。中断可以通过写状态寄存器来复位。

6、数据包丢失计数器（PLOS\_CNT）在每次产生MAX\_RT中断后加一。自动传输计数器ARC\_CNT统计重发数据包的次数；数据包丢失计数器PLOS\_CNT统计在达到最大允许传输次数时仍没有发送成功的数据包个数。

7、产生MAX\_RT或TX\_DS中断后，系统进入待机模式。




图 6.1 增强型发送端流程

## 6.4 增强接收模式

1、CE置0，CONFIG寄存器的PRIM\_RX位先置1。准备接收数据的通道必须被使能（EN\_RXADDR 寄存器），所有工作在增强型通信模式下的数据通道的自动应答功能是由EN\_AA寄存器来使能的，有效数据宽度是由RX\_PW\_PX寄存器来设置的。

2、接收模式由设置CE为1启动。

3、预设的等待时间后，PRX开始检测无线信号。

4、接收到有效的数据包后，数据存储于RX\_FIFO中，同时RX\_DR位置1，产生中断。

状态寄存器中RX\_P\_NO位显示数据是由哪个通道接收到的。

5、自动发送ACK应答信号。

6、如果CE保持为1，继续进入接收模式；如果CE置为0，则进入待机模式-III；

7、MCU以合适的速率通过SPI口将数据读出。




图 6.2 增强型接收端流程

## 6.5 增强模式下的数据包识别




图 6.3 PID 生成和检测

每一包数据都包括两位的PID（数据包标志位），来帮助接收端识别该数据是新数据包还是重发的数据包，防止多次存入相同的数据包，PID的生成和检测如图7.1所示。发送端从MCU取得一包新数据后PID值加一。

## 6.6 增强模式下的 PTX 和 PRX 的时序图




图 6.4 增强模式下的 PTX 和 PRX 的时序图（发送成功）

如图 6.4 所示的是一次 PTX 和 PRX 通信的芯片内部时序图，使得通信成功必须满足以下两个条件：

- ◆ 条件 1、PTX（或 PRX）发射的锁相环稳定+功放使能+锁相环开环的三段时间之和，大于 PRX（或 PTX）接收的锁相环稳定时间 20us 以上，这样可以保证 PTX（或 PRX）发射数据的时间段落在 PRX（或 PTX）接收数据的时间段内，即：

$$EX\_PA\_TIME + TX\_SETUP\_TIME + TRX\_TIME > RX\_SETUP\_TIME + 20us ;$$

- ◆ 条件 2、PRX 发送 ACK 的锁相环稳定+功放使能+锁相环开环+发送 ACK 的四段时间之和，小于 PTX 接收的锁相环稳定+等待 ACK 的两端时间之和 80us 以上，保证 PRX 回复 ACK 的时间端落在 PTX 等待 ACK 的时间段内；发送 ACK 的时间为，发送帧比特数 ÷ 通信数据率，即：

$$EX\_PA\_TIME + TX\_SETUP\_TIME + TRX\_TIME + SEND\_ACK\_TIME < RX\_SETUP\_TIME + RX\_ACK\_TIME - 80us。$$

## 6.7 增强模式下的接收端一对多通信

PAN3020 芯片作为发射端，对于一对多通信，可以采用不同的地址与多个接收端进行通信。

PAN3020 芯片作为接收端，可以接收 6 路不同地址、相同频率的发送端数据。每个数据通道拥有自己的地址。

使能哪些数据通道是通过寄存器 EN\_RXADDR 来设置的。每个数据通道的地址是通过寄存器 RX\_ADDR\_PX 来配置的。通常情况下不允许不同的数据通道设置完全相同的地址。如下，表 6.3 给出了一例多接收通道地址配置的示例。

表6.3 多通道地址设置

	Byte 4	Byte 3	Byte 2	Byte 1	Byte 0
Data pipe 0(RX_ADDR_P0)	0xF1	0xD2	0xE6	0xA2	0x33
Data pipe 1(RX_ADDR_P1)	0xD3	0xD3	0xD3	0xD3	0xD3
	↓	↓	↓	↓	
Data pipe 2(RX_ADDR_P2)	0xD3	0xD3	0xD3	0xD3	0xD4
	↓	↓	↓	↓	
Data pipe 3(RX_ADDR_P3)	0xD3	0xD3	0xD3	0xD3	0xD5
	↓	↓	↓	↓	
Data pipe 4(RX_ADDR_P4)	0xD3	0xD3	0xD3	0xD3	0xD6
	↓	↓	↓	↓	
Data pipe 5(RX_ADDR_P5)	0xD3	0xD3	0xD3	0xD3	0xD7

从表 6.3 可以看出数据通道 0 的 5byte 总共 40 位的地址都是可配的；数据通道 1~5 的地址配置为 32 位共用地址（与数据通道 1 共用）+8 位各自的地址（最低字节）。

PAN3020 芯片在接收模式下可以与最多 6 路不同通道通信，如图 6.5 所示。每一个数据通道使用不同的地址，共用相同的频道。所有的发射端和接收端设置为增强模式。

PRX 在接收到有效数据后记录 PTX 的 TX 地址，并以此地址为目标地址发送应答信号。PTX 数据通道 0 被用做接收应答信号时，数据通道 0 的 RX 地址要与 TX 地址相等以确保接收到正确的应答信号。图 6.5 给出了 PTX 和 PRX 地址如何配置的例子。




图6.5 多通道数据传输应答地址示例

## 6.8 中断引脚

PAN3020 芯片的中断引脚 (IRQ) 为低电平触发, IRQ 引脚初始状态为高电平, 当状态寄存器中 TX\_DS、RX\_DR 或 MAX\_RT 为 1, 以及相应的中断上报使能位为 0 时, IRQ 引脚的中断触发。MCU 给相应中断源写 '1' 时, 清除中断。IRQ 引脚的中断触发可以被屏蔽或者使能, 通过设置中断上报使能位为 1, 禁止 IRQ 引脚的中断触发。



## 7 SPI 控制接口

### 7.1 SPI 接口

PAN3020 芯片通过 SPI 控制接口对各寄存器进行读写操作。PAN3020 芯片作为从机，SPI 接口的数据率一般取决于 MCU 的接口速度，其最大的数据传输率为 8Mbps。

SPI 接口是标准的 SPI 接口见表 7.1，可以使用 MCU 的通用 I/O 口模拟 SPI 接口。CSN 引脚为 0 时，SPI 接口等待执行指令。一次 CSN 引脚由 1 到 0 的变化执行一条指令。在 CSN 引脚由 1 变 0 后可以通过 MISO 来读取状态寄存器的内容。

表 7.1 SPI 接口

引脚名称	I/O 接口方向	SPI 引脚的功能描述
CSN	输入	片选使能，低电平使能
SCK	输入	时钟
MOSI	输入	串行输入
MISO	输出	串行输出

### 7.2 SPI 时序




图 7.1 4 线 SPI 时序

表 7.2 SPI 操作参考时间

Symbol	Parameters	Min	Max	Units
Tdc	数据建立时间	15		ns
Tdh	数据保持时间	2		ns
Tcsd	CSN 信号有效时间		40	ns

Tcd	SCK 信号有效时间		51	ns
Tcl	SCK 信号低电平时间	38		ns
Tch	SCK 信号高电平时间	38		ns
Fsck	SCK 信号频率		8	MHz
Tr,Tf	SCK 信号上升下降时间		110	ns
Tcc	CSN 信号建立时间	2		ns
Tcch	CSN 信号保持时间	2		ns
Tcwh	CSN 无效时间	49		ns
Tcdz	CSN 信号高阻抗		40	ns

\*注：表 6 的参数可根据选择的 MCU 进行调整.在写寄存器之前一定要进入休眠模式或待机

模式-I。在图中用到了下面的符号： $C_i$  -SPI 指令位; $S_i$  -状态寄存器位; $D_i$  -数据位（备注：由低字节到高字节，每个字节中高位在前） $i = 1,2,3, \dots, n$ 。

### 7.3 4 线 SPI 读操作



图 7.2 4 线 SPI 读操作

### 7.4 4 线 SPI 写操作




图 7.3 4 线 SPI 写操作

## 7.5 SPI 指令格式

表 7.3 是 SPI 指令格式

<命令字：由高位到低位（每字节）>

<数据字节：低字节到高字节，每一字节高位在前>

表 7.3 SPI 指令格式

命令名称	命令字 (二进制)	后带数据 (字节数)	操作
R_REGISTER	000A AAAA	1 to 5 低字节在前	读状态寄存器 AAAAA=5bit 寄存器地址
W_REGISTER	001A AAAA	1 to 5 低字节在前	写状态寄存器 AAAAA=5bit 寄存器地址 仅在休眠和待机模式-I 下执行。
R_RX_PAYLOAD	0110 0001	1 to 32/64 低字节在前	读接收数据, 读操作通常由第 0 字节开始, 读完过后数据将从 RX FIFO 中删除, 接收模式下执行。
W_TX_PAYLOAD	1010 0000	1 to 32/64 低字节在前	写发射数据, 写操作通常由 0 字节开始。
FLUSH_TX	1110 0001	0	清 TX FIFO, TX 模式下执行。
FLUSH_RX	1110 0010	0	清 RX FIFO, RX 模式下执行。
REUSE_TX_PL	1110 0011	0	用在 PTX 端, 再次使用最后一帧发送的数据并且发送。该命令在刚发送数据或者执行 FLUSH_TX 命令后可用。该命令不可以在发送数据的过程中使用。
ACTIVATE	0101 0000	1	用该命令后跟数据 0x73, 将激活以下功能 <ul style="list-style-type: none"> <li>• R_RX_PL_WID</li> <li>• W_TX_PAYLOAD_NOACK</li> <li>• W_ACK_PAYLOAD</li> </ul> 再次使用该命令后跟同样数据, 将关闭上述功能。该命令仅在休眠模式和待机模式-I 下执行。
DEACTIVATE	0101 0000	1	用该命令后跟数据 0x8C, 将关闭以下功能

			<ul style="list-style-type: none"> <li>• R_RX_PL_WID</li> <li>• W_TX_PAYLOAD_NOACK</li> <li>• W_ACK_PAYLOAD</li> </ul>
R_RX_PL_WID	0110 0000	0	读 RX FIFO 最顶部 RX-payload 数据宽度。
W_ACK_PAYLOAD	1010 1PPP	1 to 32/64 低字节在前	Rx 模式下执行 写 PIPE PPP ( PPP 的值从 000 到 101 ) 响应 ACK 时同时回传的数据。最多可设置 2 个 ACK 数据包。同 PIPE 的数据将以先进先出的原则发送。 写操作通常从 0 字节开始。
W_TX_PAYLOAD_NOACK	1011 0000	1 to 32/64 低字节在前	写发射数据,写操作通常由 0 字节开始。TX 模式下执行,使用该命令发送数据,发送完成后给出 TX_DS 标志并且不判自动应答。
CE_FSPI_ON	1111 1101	0	SPI 命令使 CE 内部逻辑置 1。
CE_FSPI_OFF	1111 1100	0	SPI 命令使 CE 内部逻辑置 0。
RST_FSPI_HOLD	0101 0011	1	用该命令后跟数据 0x5A, 使得进入复位状态并保持。
RST_FSPI_RELS	0101 0011	1	用该命令后跟数据 0xA5, 使得释放复位状态并开始正常工作。
REV	1111 1111	0	读取芯片版本号: 0X503C

R\_REGISTER 和 W\_REGISTER 寄存器可能操作单字节或多字节寄存器。当访问多字节寄存器时首先要读/写的是最低字节的高位。对于多字节寄存器可以只写部分字节, 没有写的高字节保持原有内容不变。例如: RX\_ADDR\_P0 寄存器的最低字节可以通过写一个字节给寄存器 RX\_ADDR\_P0 来改变。

## 8 控制寄存器

可以通过 SPI 读写操作表 8 中的寄存器，来配置和控制 PAN3020。表 8 中未定义的寄存器，读取结果为“0”。

表 8 控制寄存器

地址 (HEX)	寄存器	BIT	复位后的 默认值	读写	说明
00	CONFIG		0C		工作寄存器
	FAST_MODE	7	0	R/W	快速发射使能 1:快速发射模式使能 0:快速发射模式不使能
	MASK_RX_D R	6	0	R/W	接收数据成功的中断上报使能位 1: 中断不反映到 IRQ 引脚 0: RX_DR 中断反映到 IRQ 引脚
	MASK_TX_D S	5	0	R/W	发送数据成功的中断上报使能位 1: 中断不反映到 IRQ 引脚 0: TX_DS 中断反映到 IRQ 引脚
	MASK_MAX_ RT	4	0	R/W	发送失败并达到最大传输次数的 中断上报使能位 1: 中断不反映到 IRQ 引脚 0: MAX_RT 中断反映到 IRQ 引 脚
	EN_CRC	3	1	R/W	CRC 使能位 1: CRC 使能 0: CRC 不使能，并且不判 CRC 校验
	CRC_SEL	2	1	R/W	CRC 选择 1: CRC16 0: CRC8
	PWR_UP	1	0	R/W	芯片使能位 1: POWER_UP 0: POWER_DOWN
	PRIM_RX	0	0	R/W	RX/TX 控制位 1: PRX 0: PTX
01	EN_AA Enhanced		01		接收通道的自动应答使能

	Burst				
	Reserved	7:6	00	R/W	Only 00 allowed
	ENAA_P5	5	0	R/W	使能 pipe5 自动应答
	ENAA_P4	4	0	R/W	使能 pipe4 自动应答
	ENAA_P3	3	0	R/W	使能 pipe3 自动应答
	ENAA_P2	2	0	R/W	使能 pipe2 自动应答
	ENAA_P1	1	0	R/W	使能 pipe1 自动应答
	ENAA_P0	0	1	R/W	使能 pipe0 自动应答
02	EN_RXADDR		01		接收通道使能
	Reserved	7:6	00	R/W	Only 00 allowed
	ERX_P5	5	0	R/W	使能 data pipe 5
	ERX_P4	4	0	R/W	使能 data pipe 4
	ERX_P3	3	0	R/W	使能 data pipe 3
	ERX_P2	2	0	R/W	使能 data pipe 2
	ERX_P1	1	0	R/W	使能 data pipe 1
	ERX_P0	0	1	R/W	使能 data pipe 0
03	SETUP_AW		03		地址宽度设置
	Reserved	7:2	000000	R/W	Only 000000 allowed
	AW	1:0	11	R/W	RX/TX 地址宽度 00: 无效 01: 3 字节 10: 4 字节 11: 5 字节 如果地址宽度设置低于 5 字节， 地址使用低字节
04	SETUP_RETR		03		自动传输设置
	ARD	7:4	0000	R/W	自动传输延时 0000 :250μs 0001 :570μs 0010 :890μs ..... 1111: 9530μs 时间计算方法： {ARD, 7' b1100100}x2.5us
	ARC	3:0	0011	R/W	自动传输次数设置 0000: 不带自动重传不带 ACK 的通信模式

					0001 ~ 1111: 带自动重传的通信模式 0001: 带 ACK 的 1 次传输 0002: 带 ACK 的 2 次传输 ..... 1111: 带 ACK 的 15 次传输
05	RF_CH		20		通信频道设置
	FC8_1	7:0	00100000	R/W	设置使用频道小数位, FC 的第 0bit 在 RF_CAL[3]
06	RF_SETUP		52		通信参数配置
	RF_DR	7:6	01	R/W	数据速率 11: 400Kbps 10: 200Kbps 01: 80kbps 默认 00: 40kbps
	FB5_0	5:0	010010	R/W	设置使用频道整数位
07	STATUS				状态寄存器
	Reserved	7	0	R/W	Only 0 allowed
	RX_DR	6	0	R/W	RX FIFO 接收数据中断位, 在新数据被接收并到达 RX FIFO 时产生中断。 写 1 清中断
	TX_DS	5	0	R/W	TX FIFO 发送数据成功中断位, 在不带自动重传模式下, 数据发送完成后产生中断; 在带自动重传模式下, 仅在发送端收到 ACK 信号后才会将该位置高。 写 1 清中断
	MAX_RT	4	0	R/W	发送达到最大传输次数未成功中断位。 写 1 清中断 产生该中断后, 继续进行通信必须先清该中断
	RX_P_NO	3:1	111	R	可从 RX_FIFO 读取的 pipe 号 000-101: pipe 号 110: Not Used 111: RX_FIFO 空

	TX_FULL	0	0	R	TX FIFO 满标志 1: TX FIFO 满 0: TX FIFO 未滿可用
08	OBSERVE_TX				传输状态寄存器
	PLOS_CNT	7:4	0	R	丢包计数器 该计数器达到最大值 15 时将停止计数， 该计数器在写 RF_CH 时被复位， 未复位该值时可以继续进行通信
	ARC_CNT	3:0	0	R	自动重传的传输次数计数器 自动重传增加一次，ARC_CNT 加一； 在 ARC_CNT 达到 ARC 限定值时，视为丢包，并将 PLOS_CNT 加一； 当新数据写入 TX FIFO 时该计数器复位。
09	DATAOUT				数据读取寄存器（测试用） 根据 DATAOUT_SEL 位选择输出，当 DATAOUT_SEL 为 0 时，读取第一种测试值；当 DATAOUT_SEL 为 1 时，读取第二种测试值；DATAOUT_SEL 默认为 0。
	ANADATA	7	0	R	analog_data7 或 analog_data3，默认输出 analog_data7
	ANADATA	6	0	R	analog_data6 或 analog_data2，默认输出 analog_data6s
	ANADATA	5:0	0	R	analog_data[13:8] packet_rssi[5:0] 或 real_time_rssi[5:0]，默认输出 packet_rssi
0A	RX_ADDR_P0	39:0	0xE7E7E7E7	R/W	data pipe 0 的接收地址，最长 5 字节。（由低字开始写。地址长度由 SETUP_AW 定义）
0B	RX_ADDR_P1	39:0	0xC2C2C2C2	R/W	data pipe 1 的接收地址，最长 5 字节。（由低字开始写。地址长度由 SETUP_AW 定义）
0C	RX_ADDR_P2	7:0	0xC3	R/W	data pipe 2 的接收地址，仅最



					低 8 位，高位等于 RX_ADDR_P1[39:8]
0D	RX_ADDR_P3	7:0	0xC4	R/W	data pipe 3 的接收地址，仅最低 8 位，高位等于 RX_ADDR_P1[39:8]
0E	RX_ADDR_P4	7:0	0xC5	R/W	data pipe 4 的接收地址，仅最低 8 位，高位等于 RX_ADDR_P1[39:8]
0F	RX_ADDR_P5	7:0	0xC6	R/W	data pipe 5 的接收地址，仅最低 8 位，高位等于 RX_ADDR_P1[39:8]
10	TX_ADDR	39:0	0xE7E7E 7E7E7	R/W	发送端地址（由低字节开始写） 只能在配置为 PTX 模式的芯片中使用，需要设置 RX_ADDR_P0 等于该地址以便接收 ACK 自动应答。
11	RX_PW_P0		00		data pipe 0 中的 RX payload 的数据长度
	Reserved	7	0	R/W	Only 0 allowed
	RX_PW_P0	6:0	0000000	R/W	data pipe 0 中的 RX payload 的数据长度（1 到 32/64 字节） 0: 该 Pipe 未用 1 = 1 byte ... 32/64 = 32/64bytes
12	RX_PW_P1		00		data pipe 1 中的 RX payload 的数据长度
	Reserved	7	0	R/W	Only 0 allowed
	RX_PW_P1	6:0	0000000	R/W	data pipe 1 中的 RX payload 的数据长度（1 到 32/64 字节） 0: 该 Pipe 未用 1 = 1 byte ... 32/64 = 32/64 bytes
13	RX_PW_P2		00		data pipe 2 中的 RX payload 的数据长度
	Reserved	7	0	R/W	Only 0 allowed

	RX_PW_P2	6:0	0000000	R/W	data pipe 2 中的 RX payload 的数据长度 ( 1 到 32/64 字节 ) 0: 该 Pipe 未用 1 = 1 byte ... 32/64 = 32/64 bytes
14	RX_PW_P3		00		data pipe 3 中的 RX payload 的数据长度
	Reserved	7	0	R/W	Only 0 allowed
	RX_PW_P3	6:0	0000000	R/W	data pipe 3 中的 RX payload 的数据长度 ( 1 到 32/64 字节 ) 0: 该 Pipe 未用 1 = 1 byte ... 32/64 = 32/64 bytes
15	RX_PW_P4		00		data pipe 4 中的 RX payload 的数据长度
	Reserved	7	0	R/W	Only 0 allowed
	RX_PW_P4	6:0	0000000	R/W	data pipe 4 中的 RX payload 的数据长度 ( 1 到 32/64 字节 ) 0: 该 Pipe 未用 1 = 1 byte ... 32/64 = 32/64 bytes
16	RX_PW_P5		00		data pipe 5 中的 RX payload 的数据长度
	Reserved	7	0	R/W	Only 0 allowed
	RX_PW_P5	6:0	0000000	R/W	data pipe 5 中的 RX payload 的数据长度 ( 1 到 32/64 字节 ) 0: 该 Pipe 未用 1 = 1 byte ... 32/64 = 32/64 bytes
17	FIFO_STATU S				FIFO 状态寄存器以及 analog_ data[5:4]/[1:0]
	reserved	7	0	R	N/A
	TX_REUSE	6	0	R	调用上一帧数据发送的指示位 在使用 REUSE_TX_PL 命令后 ,

					该位为 1，重传上一次发送中最后一帧数据。该位可以由命令 W_TX_PAYLOAD、W_TX_PAYLOAD_NOACK、DEACTIVATE、FLUSH TX 进行复位操作。
	TX_FULL	5	0	R	TX FIFO 满标志位 1: TX FIFO 满 0: TX FIFO 可用
	TX_EMPTY	4	1	R	TX FIFO 空标志位 1: TX FIFO 空 0: TX FIFO 有数据
	ANADATA	3	0	R	analog_data[4]或 analog_data[1]， 由 DATAOUT_SEL 选择， 默认输出 analog_data4
	ANADATA	2	0	R	analog_data[5]或 analog_data[0]， 由 DATAOUT_SEL 选择， 默认输出 analog_data5
	RX_FULL	1	0	R	RX FIFO 满标志位 1: RX FIFO 满 0: RX FIFO 可用
	RX_EMPTY	0	1	R	RX FIFO 空标志位 1: RX FIFO 空 0: RX FIFO 有数据
N/A	TX_PLD	255:0	X	W	TX 发送数据 通过 SPI 命令写入 TX 数据，数据被存放在 2 级 32 字节或 1 级 64 字节 FIFO 中
N/A	RX_PLD	255:0	X	R	RX 接收数据 通过 SPI 命令读出 RX 数据，数据被存放在 2 级 32 字节或 1 级 64 字节 FIFO 中，所有 RX PIPE 共享同一个 FIFO
18	RF_CAL3	39:0	9602A810 00		补充射频寄存器 (一般使用默认值)
	VCO_SWC	39:37	100	R/W	锁相环 VCO BANK 电容设置

					111 : 多电容 000 : 少电容
	EN_VCO_CAL	36	1	R/W	锁相环 VCO 自动校正使能位 1: 使能 0: 不使能
	GAUSS_CTRL	35:34	01	R/W	发射模式设置 高位 : 1 : 小数发射 0 : 两点式发射 低位 : 1 : 输出给 DAC 延一拍 0 : 输出给 DAC 无延迟
	CLK_EN	33	1	R/W	锁相环 DELTA-SIGMA 调制器时钟使能设置 1 : 使能 0 : 不使能
	CTL_DITHER_LSB	32:30	000	R/W	锁相环 DELTA-SIGMA 调制器加抖系数设置 111 : 系数 7 000 : 系数 0
	CTL_DITHER_SHAPE	29	0	R/W	锁相环 DELTA-SIGMA 调制器加抖模块使能设置 1 : 使能 0 : 不使能
	DIV2_EN	28	0	R/W	锁相环 DELTA-SIGMA 调制器除 2 模块使能设置 1 : 使能 0 : 不使能
	DS_SHIFT	27	0	R/W	锁相环 DELTA-SIGMA 调制器移位使能设置 1 : 使能 0 : 不使能
	SPI_DAC_TEST	26	0	R/W	发射 DAC 输出测试使能设置 1 : 使能 0 : 不使能
	IBDIV_SEL	25:24	10	R/W	锁相环锁相环分频器偏置电流设置 : 11 : 大电流

					10 : 小电流
	IBH_SEL	23:22	10	R/W	锁相环除 2 分频器偏置电流设置： 11 : 大电流 10 : 小电流
	IBL_SEL	21:20	10	R/W	锁相环除 4/6 分频器偏置电流设置： 11 : 大电流 10 : 小电流
	IBPRE_SEL	19:18	10	R/W	锁相环除 8/9 分频器偏置电流设置： 11 : 大电流 00 : 小电流
	INV_CLK_EN	17	0	R/W	锁相环 DELTA-SIGMA 调制器反向工作模式使能设置 1 : 使能 0 : 不使能
	N/A	16	0	R/W	N/A
	MASH2_MODE	15	0	R/W	锁相环 DELTA-SIGMA 调制器 mash2 模式使能设置 1 : 使能 0 : 不使能
	POLAR	14	0	R/W	锁相环 VCO 极性设置 1 : 负极性 0 : 正极性
	SHIFT_OFFSET	13	0	R/W	锁相环 DELTA-SIGMA 调制器移位偏置使能设置 1 : 使能 0 : 不使能
	SPI_CAL_TRIGGER	12	1	R/W	锁相环 VCO 自动校正 SPI 触发电平设置, 触发模式为边沿触发 (上升沿下降沿均触发) 1 : 高电平 0 : 低电平
	CAL_VREF_SELECT	11	0	R/W	锁相环 VCO 自动校正参考电压设置 1 : 低电压 0 : 高电压

	TST_BPF	10	0	R/W	滤波器信号输出到 PIN 1 : 使能 0 : 不使能
	MCU_CLK_EN	9	0	R/W	送给 MCU 的时钟的使能信号 1 : 使能 0 : 不使能
	TP_CODE_OFFSET	8:6	000	R/W	两点式校正偏置 (有符号数) 000: 0 100: -4 011: 3 111: -1
	CP_SEL	5:4	00	R/W	锁相环电荷泵电流设置 00: 26uA 01: 52uA 10: 78uA 11: 104uA
	TST_EN	3	0	R/W	进入测试模式使能设置 1 : 使能 0 : 不使能
	LPF_RES_SELECT_OP	2	0	R/W	锁相环环路滤波器级数设置 1 : 两级 0 : 三级
	LPF_RES_SELECT_1P	1	0	R/W	锁相环环路滤波器三级极点设置 1 : 高极点 0 : 低极点
	DA_LPF_BW	0	0	R/W	发射 DAC 滤波器带宽设置 1 : 带宽 2MHz 0 : 带宽 1MHz
19	DEMOD_CAL	39:0	8B7449DC01		调制解调参数寄存器 (可由方案需要来配置)
	GAUSS_SCALE	39:36	1000	R/W	高斯滤波器输出到 Delta-Sigma 的信号大小调整, 该输出信号大小是发射调制频偏大小的决定因素之一 1111: 信号较小 .... 1000: 信号中等 ....

					0000: 信号较大
	F_SEL	35:34	10	R/W	发射调制频偏设置 11: 小频偏 00: 大频偏
	F_SEL_1	33:27	1101110	R/W	发射调制频偏设置 0000000 : 小频偏 ..... 1111111 : 大频偏
	GAUSS_SCAL E_1	26:23	1000	R/W	高斯滤波器 1 输出到 DAC 的信号大小调整, 该输出信号大小是发射调制频偏大小的决定因素之一 1111: 信号较小 .... 1000: 信号中等 .... 0000: 信号较大
	DA_VREF_M B	22:20	100	R/W	DAC 的高参考电压位, 高参考电压位值较大, DAC 输出幅度较大 111: 高参考电压位值大 000: 高参考电压位值小
	DA_VREF_LB	19:17	100	R/W	DAC 的低参考电压位, 低参考电压位值较小, DAC 输出幅度较大 111: 低参考电压位值小 000: 低参考电压位值大
	SEL_SW	16:14	111	R/W	DAC 输出幅度选择 111 : 高幅度 000 : 低幅度
	VCO_CODE_I N	13:10	0111	R/W	VCO 频段选择位, 仅在 EN_VCO_CAL 为 0 时有效 1111: 高频段 0000: 低频段
	TX_2M	9	0	R/W	VCO 频偏设置 (对于大频偏) 11 : 高频偏 00 : 低频偏
	TX_0P5M	8	0	R/W	VCO 频偏设置 (对于小频偏)

					11 : 高频偏 00 : 低频偏
	CHIP_CARR	7:5	0	R/W	设置芯片是否进入载波测试模式 111: 进入单载波测试模式 000: 退出单载波测试模式
	INT_MODE_EN	4	0	R/W	锁相环工作模式设置 1 : 整数模式 0 : 小数模式
	SPI_CPO	3	0	R/W	锁相环电荷泵测试输出使能 吧 1 : 使能 0 : 不使能
	SPI_VCTRL	2	0	R/W	锁相环 Vctrl 测试使能 1 : 使能 0 : 不使能
	SPI_LPF_SEL	1	0	R/W	PLL 环路滤波器设置 0 : 芯片内部滤波器 1 : 芯片外部滤波器
	SCR_EN	0	1	R/W	扰码功能是否使能, 开启扰码功能可以对于待发送的数据进行白化操作, 从而减少长 1 长 0 数据, 使能扰码功能需要收发两端进行相同配置 1: 使能扰码 0: 关闭扰码
1A	RF_CAL2	39:0	F608DDFE CB		补充射频寄存器 (一般使用默认值)
	CTL_FRE	39:34	111101	R/W	晶振电容阵列设置 111111 : 电容多 000000 : 电容少
	CLKOUT_Z_sel	33	1	R/W	CLKOUT 引脚是否为高阻输出 1 : CLKOUT PIN 为高阻输出 0 : CLKOUT PIN 作为 Output
	CE_L_sel	32	0	R/W	CE 引脚弱下拉电阻是否使能 1 : CE 引脚弱下拉电阻使能 0 : CE 引脚弱下拉电阻不使能
	MISO_Z_sel	31	0	R/W	MISO 引脚是否为高阻输出 1 : MISO PIN 为高阻输出 0 : MISO PIN 作为 Output



	IRQ_Z_SEL	30	0	R/W	IRQ 引脚是否为高阻输出 1 : IRQ PIN 为高阻输出 0 : IRQ PIN 作为 Output
	SYNC_BYPASS	29:28	00	R/W	控制 dig2 的同步器是否 bypass 1 : bypass, 0 : no bypass 高位控制 gauss_filter 低位控制 gauss_filter_1
	CLK_SEL	27:26	10	R/W	内部晶振信号输出频率选择 00: 16MHz 01: 8MHz 10: 4MHz 11: 2MHz
	ADJ1	25	0	R/W	接收 POLYPHASE 滤波器通路设置 1 : 不通过 Buffer 0 : 通过 Buffer
	ADJ3	24	1	R/W	接收 POLYPHASE 滤波器通路设置 1 : 通过 Buffer 0 : 不通过 Buffer
	TEMP_GAIN	23:22	01	R/W	温度检测电路输出电压增益调节 11: 输出增益较大 00: 输出增益较小
	LIM_SEL	21	0	R/W	Limter 级数设置 1 : 两级 0 : 七级
	MIXL_BC	20	1	R/W	接收 MIXL 电流设置 1: ×1 0: ×0.5
	IFBUF_GC	19:18	11	R/W	接收 IFBUF 增益设置 11 : 高增益 00 : 低增益
	IQS	17	0	R/W	接收 POLYPHASE filter IQ 切换设置 1 : I 路 0 : Q 路

	PA1_CTM	16:15	11	R/W	发射驱动级 PA 谐振电容设置 11 : 电容多 00 : 电容少
	PA2_CTM	14:13	11	R/W	发射输出级 PA 谐振电容设置 11 : 电容多 00 : 电容少
	EN_BUF	12	1	R/W	接收滤波器 buffer 使能设置 1 : 使能 0 : 不使能
	I_SEL	11	1	R/W	发射 F2S 模块 I 路使能设置 1 : 使能 0 : 不使能
	Q_SEL	10	1	R/W	发射 F2S 模块 Q 路使能设置 1 : 使能 0 : 不使能
	RES_SEL	9:8	10	R/W	电源管理参考电阻设置 11: 20k 10: 22k 01: 24k 00: 26k
	PD_ADC	7	1	R/W	接收 RSSI 中 ADC 使能设置 1 : 不使能 0 : 使能
	GC_SK	6	1	R/W	接收 SallenKey 滤波器(SC 之前) 增益控制 1 : 高增益 0 : 低增益
	IB_BPF_SC	5:4	00	R/W	SC 滤波器电流控制 bit 11: SC 滤波器电流较大 00: SC 滤波器电流较小
	IB_BPF_SK	3:2	10	R/W	SK 滤波器电流控制 bit 11: SK 滤波器电流较大 00: SK 滤波器电流较小
	TST_ADC	1	1	R/W	1) TST_ADC= 0, TST_RSSI=1 , 且 TST_EN=1 , PIN AIO 作为 ADC 模拟输入端 ,测试电源电压 或者温度传感器电压信号 2) TST_ADC= 0, TST_RSSI=1 ,
	TST_RSSI	0	1	R/W	

					且 TST_TEMP=0, TEMP 模块输出到 ADC, PIN AIO 作为 TEMP 信号模拟输出端, 测试温度敏感电压; 3) TST_ADC= 1, TST_RSSI=0 PIN AIO 作为 RSSI 信号模拟输出端 4) TST_ADC= 1, TST_RSSI=1, PIN AIO 不作为输入输出端, 是 RSSI 信号送至 ADC 的正常工作模式。
1B	DEM_CAL2	31:0	0400E70B		补充解调参数寄存器 (一般使用默认值)
	RESERVED	31:28	0000	R/W	N/A
	IRQ_inv_sel	27	0	R/W	IRQ/EN_P 反向输出控制 0: 不反向输出 1: 方向输出
	EN_STBII_TX RX	26	1	R/W	增强模式, 在 TX 转为 RX 中间插一个 STB2 的状态 TX/RX 1: 使能, 0: 不使能
	DATAOUT_S EL	25	0	R/W	数据读取选择位 (测试用) 1: 0X09 的 DATAOUT 寄存器读取的值为第一种测试功能的值 0: 0X09 的 DATAOUT 寄存器读取的值为第二种测试功能的值
	FEC_EN	24	0	R/W	FEC 功能使能信号 1: 使能 0: 不使能
	PIN_MODE	23:21	000	R/W	设置芯片进入测试模式后的输出 PIN (MISO 引脚/IRQ 引脚) 000(且 CHIP 为 0)为工作模式, 作数据输出和中断输出 000(且 CHIP 为 1)为测试灵敏度模式, 作解调数据和时钟输出 110(且 CHIP 为 1)为测试接收模式, 作 limit I 和 Q 两路输出
	EN_RX_MOD E	20	0	R/W	接收通道是否与锁相环同时开启 1: 同时打开

					0: 分时打开
	DELAY1	19	0	R/W	demod_test <= delay1;
	en_two_point_cal	18	0	R/W	两点式自动校正使能设置 1: 使能 0: 不使能
	two_point_spi_trig	17	0	R/W	两点式自动校正触发设置: 1: 不使能 0: 使能
	PTH	16:13	0111	R/W	接收机数字解调器前导码相关阈值设置, 24 位前导码的相关阈值 = PTH+16 1000: 24 位 0110: 22 位 0000: 16 位
	SYNC_SEL	12	0	R/W	接收机数字解调器的 4 倍采样, 取几点相关上计算该位数据正确 1: 3bit 0: 2bit
	DECOD_INV	11	0	R/W	前导码是否按位取反, 一般置 1 使能该功能需要收发两端进行 1: 不按位取反 0: 按位取反
	GAIN1	10:7	1110	R/W	解调器的数据中心值调整环路的基准波形的幅度, 置 1110
	GAIN2	6:1	000101	R/W	解调器的数据中心值调整环路的根据基准波形的调整速度, 置 000101
	AGGRESSIVE	0	1	R/W	解调器的码率同步单元的速度选择 1: 大步长调整, 速度快 0: 小步长调整, 速度慢
1C	DYNPD		00		动态 PAYLOAD 长度使能
	Reserved	7:6	00	R/W	Only 00 allowed
	DPL_P5	5	0	R/W	使能 PIPE 5 动态 PAYLOAD 长度 (需要 EN_DPL 和 ENAA_P5)
	DPL_P4	4	0	R/W	使能 PIPE 4 动态 PAYLOAD 长

					度 (需要 EN_DPL 和 ENAA_P4)
	DPL_P3	3	0	R/W	使能 PIPE 3 动态 PAYLOAD 长度 (需要 EN_DPL 和 ENAA_P3)
	DPL_P2	2	0	R/W	使能 PIPE 2 动态 PAYLOAD 长度 (需要 EN_DPL 和 ENAA_P2)
	DPL_P1	1	0	R/W	使能 PIPE 1 动态 PAYLOAD 长度 (需要 EN_DPL 和 ENAA_P1)
	DPL_P0	0	0	R/W	使能 PIPE 0 动态 PAYLOAD 长度 (需要 EN_DPL 和 ENAA_P0)
1D	FEATURE	7:0	00	R/W	特征寄存器
	Reserved	7	0	R/W	Only 00 allowed
	MUX_PA_IR Q	6	0	R/W	选择 IRQ 信号输出还是 EN_PA 信号输出到 PIN 0 : IRQ 信号输出到 PIN 1 : EN_PA 信号输出到 PIN
	CE_SEL	5	0	R/W	使能 CE 用命令方式开启 0 : CE 由 CE PIN 控制 1 : CE 由命令方式控制
	DATA_LEN_S EL	4:3	00	R/W	数据长度选择 11: 64byte ( 512bit ) 模式 00: 32byte ( 256bit ) 模式
	EN_DPL	2	0	R/W	使能动态 PAYLOAD 长度
	EN_ACK_PAY	1	0	R/W	使能 ACK 带 PAYLOAD
	EN_NO_ACK	0	0	R/W	使能 W_TX_PAYLOAD_NOACK 命令
1E	RF_CAL	39:0	48DFFDFB 10	R/W	射频参数寄存器 ( 可由方案需要来配置 )
	RESERVED	39	1	R/W	N/A
	RSSI_RES	38:37	10	R/W	RSSI 的信号增益选择位 00: 最小增益 11: 最大增益
	PD_RSSI	36	0	R/W	RSSI 功能使能

					1 : 使能 0 : 不使能
	GC_BUF	35:34	10	R/W	滤波器模块 3 增益设置 10: 高增益 01: 低增益
	CTL_BW	33:31	001	R/W	滤波器带宽控制 : 40kbps : 000 ; 80kbps : 001 ; 200kbps : 011 ; 400kbps : 111 ;
	MIXL_GC_CT R	30	1	R/W	MIX 增益设置 1 : 高增益 0 : 低增益
	LO_PH_BC	29	0	R/W	LO 驱动器电流选择 1: 低电流 0: 高电流
	LNA_BC	28:27	11	R/W	LNA 电流设置 11 : 高电流 00 : 低电流
	LNA_GC	26:25	11	R/W	LNA 增益选择 11: 最大增益 00: 最小增益
	PA2_LVL	24:19	111111	R/W	发射输出级 PA 输出幅度设置 11111 : 最大幅度输出 00000 : 最小幅度输出
	PA2_BC	18:17	10	R/W	发射输出级 PA 电流设置 11 : 高电流 00 : 低电流
	PA1_LVL	16:11	111111	R/W	发射驱动级 PA 输出幅度设置 111111 : 最大幅度输出 000000 : 最小幅度输出
	PA1_BC	10:9	01	R/W	发射驱动级 PA 电流设置 11 : 高电流 00 : 低电流
	VCO_IB	8:6	100	R/W	锁相环 VCO 电流设置 111 : 高电流 000 : 低电流
	HI_LO_SET	5	0	R/W	接收高低本振设置

					1:高本振 0:低本振
	HS_SEL	4	1	R/W	PLL 除 2 输出设置 HS_SEL LS_SEL=10:高频输出 HS_SEL LS_SEL=01:低频输出
	FC_0	3	0	R/W	FC 最低位
	LS_SEL	2	0	R/W	锁相环除 4 或除 6 输出设置 1 : 除 6 0 : 除 4
	TST_TEMP	1	0	R/W	温度敏感模块使能 0: 使能 1: 不使能
	HL_SEL	0	0	R/W	PLL 除 2 或除 3 设置 0 : 除 2 1 : 除 3
1F	BB_CAL	39:0	041F671C 09	R/W	数字基带参数寄存器 (一般使用默认值)
	CE_JUST_TIME	39:33	0000010	R/W	默认 10us , fast_mode 下如果 不想修改 PRX 的 pth,可适当加 大 PTX 的 CE_JUST_TIME 时间长度计算: CE_JUST_TIME x 5, 单位 us 最小值: 0us 最大值: 635us
	ldo_src	32	0	R/W	1 : STB2 状态下 LDO_EN 控制 线屏蔽 LDO 操作; 0 : STB2 状态下 LDO_EN 控制 线 LDO 特性受状态机操.
	INVERTER	31	0	R/W	进入 RX_block 前是否取反 RX 通路数据 1: 取反 0: 保持不变
	Reserved	30	0	R/W	N/A
	DAC_BASAL	29:24	011111	R/W	预发送阶段的 DAC 数据输入的 初始值
	TRX_TIME	23:21	011	R/W	锁相环开环到开始发射数据的时 间间隔, 时间长度计算: TRX_TIMEx10+2.5, 单位 us

					默认 32.5us, 2.5us~72.5us
	EX_PA_TIME	20:16	00111	R/W	发射锁相环使能到 PA 使能的时间间隔, 时间长度计算: EX_PA_TIME×20, 单位为 us 默认 140us, 0us~620us
	TX_SETUP_TIME	15:11	00011	R/W	发射 PA 使能到锁相环开环的时间间隔, 时间长度计算: TX_SETUP_TIME×20, 单位为 us, 默认 60us, 0us~620us
	RX_SETUP_TIME	10:6	10000	R/W	RX 射频通路锁相环稳定时间, 时间长度计算: RX_SETUP_TIME×20, 单位为 us, 默认 320us, 0us~620us
	RX_ACK_TIME	5:0	001001	R/W	PTX 转为接收模式后等待 ACK 的最长时间, 超出该时间则认为本次传输失败: 400Kbps 模式下的时间计算: RX_ACK_TIME×40+37us, 默认 397us, 37us~2557us 200Kbps 模式下的时间计算: RX_ACK_TIME×80+77us, 默认 797us, 77us~5117us 80Kbps 模式下的时间计算: RX_ACK_TIME×160+157, 默认 1597us, 157us~10237us 40Kbps 模式下的时间计算: RX_ACK_TIME×320+317, 默认 3197us, 317us~20477us

注 1 : PAN3020 芯片上电复位后的所有寄存器 (包括读/写在内) 的初始值如表格中所述。

注 2 : 表 13 的配置为 0X1A、0X1B、0X1F 寄存器为通信模式的推荐值, 不需要经常配置, 默认值已可工作; 0X18、0X19、0X1E 寄存器为需要配置的寄存器。

注 3 : 当访问多字节寄存器/地址/数据时, 读/写顺序为低字节在前高字节在后。单个字节内部高 bit 在前低 bit 在后。

注 4 : analog\_data[13:0]由高到低 分别表示 rssi\_out[5:0] ,two\_point\_cal\_code\_out[3:0],



vco\_code[3:0]。

## 9 射频参数设定

### 9.1 频率设定

RF 发射输出频率可以通过调整分频值得到，分频值由整数部分和小数部分组成，其中整数部分 Fb 由一个 6 比特数表示，地址为 Reg\_06<5: 0>；小数部分 Fc 由一个 9 比特表示，Fc<8: 1>地址为 Reg\_05<7: 0>，Fc<0>地址为 Reg\_1E<3>。各频段输出频率的计算公式为：315MHz 为  $1/6 * f_{op}$ 、433MHz 为  $1/4 * f_{op}$ 、868MHz 和 915MHz 为  $1/2 * f_{op}$ ，其中  $f_{op}=8M * (200+Fb+Fc/400)$ 。

### 9.2 功率设定

表 9.1 功率设定

功率 (dBm)	电流 (mA)	Reg_1E<18: 17>	Reg_1E<10: 9>	Reg_1E<16: 11>
18	77	11b	11b	111111b
14	51	00b	00b	111111b
9	36	00b	00b	011111b
1	25	00b	00b	001100b
-29	20	00b	00b	000000b

### 9.3 内部时钟输出设定

可选择输出时钟 16MH , 8MHz , 4MHz , 2MHz。

### 9.4 晶振的芯片内部电容设定

通过设定 CTL\_FRE[5-0]改变晶振内部电容阵列大小来微调晶振震荡频率。

表 9.2 晶振的芯片内部电容

晶体频率	36pF 负载	7	KHz
------	---------	---	-----

调整范围	18pF 负载	16	KHz
	12pF 负载	28	KHz
	0pF 负载	140	KHz
最佳外接 晶体	CAP_FRE=011111	12	Pf

## 10 典型应用电路

PAN3020BV 封装 433M 频段收发共天线的电路原理图。




图 10 PAN3020 SOP16 433MHz 频段应用电路




图 11 PAN3020 QFN20 433MHz 频段应用电路

各频段对应匹配表

频段 (MHz)	L2 (nH)	L1 (nH)	C12(pF)	C3(pF)	L7(nH)	L6(nH)	C13(pF)
315	120	68	2.2	6	220	22	12
433	68	56	2.2	4.7	220	15	9
868	27	24	1	3.6	100	6	3.3
915	22	22	1	3.6	100	6	3

# 11 封装尺寸

## SOP16 封装





图 11.1 PAN3020BV 封装图

QFN20 封装



DIM SYMBOL	MIN.	NOM.	MAX.
A	0.70	0.75	0.80
	0.85	0.90	0.95
A1	0	0.02	0.05
A3	-	0.20 REF	-
b	0.15	0.20	0.25
D	4.00BSC		
E	4.00BSC		
D2	2.60	2.70	2.80
E2	2.60	2.70	2.80
e	0.50BSC		
L	0.35	0.40	0.45
K	0.20	-	-
aaa	0.10		
bbb	0.07		
ccc	0.10		
ddd	0.05		
eee	0.08		
fff	0.10		

图 11.2 PAN3020BL 封装图

## 12 联系方式

上海磐启微电子

地址：上海市张江高科技园区盛夏路666号E栋802室

电话：+86-021-50802372

苏州磐启微电子

地址：苏州工业园区东平街282号汉嘉大厦3002室

电话：+86-0512-80968880

磐启微电子（深圳）

地址：深圳市南山区科技路11号桑达科技园伟杰大厦106室

电话：+86-0755-26403799

[www.panchip.com](http://www.panchip.com)